Cited documents:

US4903234

EP0149389

EP0288636

Data processing system with virtual memory addressing and memory access controlled by keys.

Patent number:

EP0600112

Publication date:

1994-06-08

Inventor:

WIMMER MANFRED DIPL-ING (DE); ECKENBERGER EBERHARD DIPL-ING

(FR)

Applicant:

SIEMENS NIXDORF INF SYST (DE)

Classification:

- international:

G06F12/14; G06F12/10

- european:


G06F12/10L; G06F12/14D1A

Application number: EP19920120421 19921130

Priority number(s): EP19920120421 19921130

Abstract of EP0600112

Independent key memory control unit (KMU) coupled to the address conversion unit (ACU) of the processor (PIU), with a key memory (KM) driven via real memory addresses, the key memory containing entries (KEY) for each section of data, e.g. a page, separately protected in the main memory. Each entry consists of the memory key (ACC) and three further control bits (F, R and C), of which the last also serves for administration. Driving of the address conversion unit (ACU) and processor (PIU) via common switchable input interface (KMIA), while the input/output processors (IOP) are coupled via a separate interface. The key memory control unit (KMU) works under command control. For the purposes of address conversion, it is driven by the address conversion unit (ACU) at each memory request of the processor (PIU), if the administration bits are to be altered or if there is still no entry in the address conversion buffer (TLB). Characterisation of entries in the address conversion buffer (TLB) in a memory (KIAT), addressable in parallel with the key memory and of the same depth, prevents unnecessary testing of the address conversion buffer (TLB) when entries are to be cleared.



Data processing system with virtual memory addressing and memory access controlled by keys.

Patent Number:

EP0600112

Publication date:

1994-06-08

Inventor(s):

WIMMER MANFRED DIPL-ING (DE); ECKENBERGER EBERHARD DIPL-ING (FR)

Applicant(s):

SIEMENS NIXDORF INF SYST (DE)

Requested Patent:

☐ <u>EP0600112</u>

Application Number: EP19920120421 19921130

Priority Number(s): EP19920120421 19921130

IPC Classification:

G06F12/14; G06F12/10

EC Classification:

G06F12/10L, G06F12/14D1A

Equivalents:

Cited patent(s):

US4903234; EP0149389; EP0288636

Abstract

Independent key memory control unit (KMU) coupled to the address conversion unit (ACU) of the processor (PIU), with a key memory (KM) driven via real memory addresses, the key memory containing entries (KEY) for each section of data, e.g. a page, separately protected in the main memory. Each entry consists of the memory key (ACC) and three further control bits (F, R and C), of which the last also serves for administration. Driving of the address conversion unit (ACU) and processor (PIU) via common switchable input interface (KMIA), while the input/output processors (IOP) are coupled via a separate interface. The key memory control unit (KMU) works under command control. For the purposes of address conversion, it is driven by the address conversion unit (ACU) at each memory request of the processor (PIU), if the administration bits are to be altered or if there is still no entry in the address conversion buffer (TLB). Characterisation of entries in the address conversion buffer (TLB) in a memory (KIAT), addressable in parallel with the key memory and of the same depth, prevents unnecessary testing of the

address conversion buffer (TLB) when entries are to be cleared.

2

Data supplied from the esp@cenet database - 12





(1) Veröffentlichungsnummer: 0 600 112 A1

(12)

EUROPÄISCHE PATENTANMELDUNG

(21) Anmeldenummer: 92120421.0

(1) Int. Cl.5: **G06F** 12/14, G06F 12/10

(2) Anmeldetag: 30.11.92

Veröffentlichungstag der Anmeldung: 08.06.94 Patentblatt 94/23

 Benannte Vertragsstaaten: AT BE CH DE DK ES FR GB GR IE IT LI LU MC **NL PT SE**


(7) Anmelder: Siemens Nixdorf Informationssysteme Aktiengesellschaft Fürstenallee 7 D-33102 Paderborn(DE)


(7) Erfinder: Eckenberger, Eberhard, Dipl.-Ing. **Bettinastrasse 23** W-8000 München 83(FR) Erfinder: Wimmer, Manfred, Dipl.-Ing. Pierling 28 W-8225 Traunreut(DE)


Vertreter: Fuchs, Franz-Josef, Dr.-Ing. et al Postfach 22 13 17 D-80503 München (DE)


- Datenverarbeitungsanlage mit virtueller Speicheradressierung und schlüsselgesteuertem Speicherzugriff.
- Mit der Adreßumsetzungseinheit (ACU) des Prozessors (PIU) gekoppelte eigenständige Schlüsselspeichersteuereinheit (KMU) mit einem durch reale Speicheradressen ansteuerbaren Schlüsselspeicher (KM), der Einträge (KEY) für jeden im Arbeitsspeicher gesondert geschützten Datenabschnitt, z.B. Seite, enthält. Jeder Eintrag besteht aus dem Speicherschlüssel (ACC) und drei weiteren Steuerbits (F, R und C,) von denen die letzteren auch der Verwaltung dienen. Ansteuerung von Adreßumsetzungseinheit (ACU) und Prozessor (PIU) über gemeinsame umschaltbare Eingabeschnittstelle (KMIA), während die Ein-/Ausgabeprozessoren (IOP) über eine gesonder-


te Schnittstelle angekoppelt sind. Die Schlüsselspeichersteuereinheit (KMU) arbeitet befehlsgesteuert. Sie wird bei jeder Speicheranforderung des Prozessors (PIU) im Rahmen der Adreßumsetzung von der Adreßumsetzungseinheit (ACU) angesteuert, wenn die Verwaltungsbits zu ändern sind oder noch kein Eintrag im Adreßumsetzungspuffer (TLB) vorliegt. Kennzeichnung von Einträgen im Adreßumsetzungspuffer (TLB) in einem zum Schlüssselspeicher parallel adressierbaren Speicher (KIAT) gleicher Tiefe verhindert unnötige Überprüfungen des Adreßumsetzungspuffers (TLB), wenn Einträge zu löschen sind.

























F16 4A





ΕP 92 12 0421

Kategorie	Kennzeichnung des Dokumer der maßgehlich		eit erforderlich, Betrifft Anspruch		KLASSIFIKATION DER ANMELDUNG (Int. Cl.5)
X	US-A-4 903 234 (SAKI * Zusammenfassung;	URABA ET AL)		1	G06F12/14 G06F12/10
Υ .	* Spalte 1, Zeile 1 - Spalte 2, * Spalte 4, Zeile 10 - Zeile 47			2,4,5	
A	Sparce 4, Zerre 1	V Zerie 47		3	
Y	COMPUTER DESIGN, Bd. 21, Nr. 2, Apri Seiten 63 - 64 'Mic Memory Protection a Access' * das ganze Dokumen	roprocessor E nd Virtual Me	Builds In	2	
Y	EP-A-O 149 389 (FUJ * Zusammenfassung; * Seite 3, Zeile 11 * Seite 7, Zeile 13	Abbildung 2 ' - Seite 4, 2	Ceile 5 *	4	
Y	EP-A-0 288 636 (NET * Zusammenfassung;			5	RECHERCHIERTE SACHGEBIETE (Int. CI.
	* Seite 19, Zeile 1 * Seite 26, Zeile 4 *				G06F
A	* Seite 29, Zeile 3	5 - Zeile 56	*	1,2	
			·		
			-		
Der v	orliegende Recherchenbericht wur	de für alle Patentanso	rüche erstellt		
Recherchesort Abach			un der Recherche	1	Prefer POWELL D.
X : vo Y : vo	KATEGORIE DER GENANNTEN I n besonderer Bedeutung allein betrach n besonderer Bedeutung in Verbindung deren Veröffentlichung derseiben Kate	DOKUMENTE tet e mit einer	T: der Erfindung z E: älteres Patentid nach dem Anme D: in der Anmeldu L: aus andern Grü	okument, das jed Eldedatum veröff ng angeführtes I nden angeführte	e Theorien oder Grundslitze och erst am oder entlicht worden ist Dokument s Dokument
O:nl	chnologischer Hintergrund chtschriftliche Offenbarung vischenliteratur		A : Mitglied der gle Dokument	sichen Patentfan	allia, Ubereinstimmendes

- X: von besonderer Bedeutung allein betrachtet Y: von besonderer Bedeutung in Verbindung mit einer anderen Veröffentlichung derselben Kategorie A: technologischer Hintergrund O: nichtschriftliche Offenbarung P: Zwischenliteratur

- Ser Erimung zugnane ingente trovien der der
 E: Elteres Patentiokument, das jedoch erst am oder
 nach dem Anmeldedatum veröffentlicht worden ist
 D: in der Anmeldung angeführtes Dokument
 L: aus andern Gründen angeführtes Dokument

- 4 : Mitglied der gleichen Patentfamilie, übereinstimmendes Dokument